Micro LED CPO全光互聯要角

【文／林麗雪】

ＡＩ叢集規模大擴張，GPU/HBM間的資料搬移迫切實現低延遲、高頻寬、低功耗互連，Micro LED CPO將在輝達Feynman GPU三．二Ｔ超高速互連架構世代扮演要角。

臺北國際電腦展（Computex 2026）開展，ＣＰＯ光互連技術成爲展場技術重點之一，而隨着生成式ＡＩ驅動高速光通訊需求急速攀升，目前雖然大型ＡＩ資料中心仍大量倚賴銅纜與可插拔光模組架構進行訊號傳輸，然當交換器速度從八○○Ｇ進入一．六Ｔ、三．二Ｔ之後，銅線不管在訊號衰減、功耗、ＥＭＩ干擾與散熱的物理極限開始浮現，尤其當ＡＩ叢集規模持續大幅擴張後，ＧＰＵ之間的資料搬移必須能實現低延遲、高頻寬、低功耗地互連，因此，未來光通訊全面往ＣＰＯ方向移動，已成爲全球ＣＳＰ、ＧＰＵ與交換器大廠現階段技術開發的重中之重。

Micro LED融入COUPE製程

臺積電（2330）日前舉辦技術論壇，亦揭露旗下緊湊型通用光子引擎（Compact Universal Photonic Engine; COUPE）技術將加速整合共同封裝光學（ＣＰＯ）解決方案，COUPE是臺積電結合矽光子、SoIC與共同封裝光學的光子引擎平臺，目標是降低ＡＩ資料中心晶片間傳輸的功耗與延遲，從可插拔光學模組到目前Blackwell進階版系列採用靠近處理器的CoWoS中介層，開發出一一五．二Ｔ總頻寬的ＣＰＯ交換器，到預計明年第一季推出的Rubin Ultra系列在處理器及GPU內部的極近距離完成光學局部矽連接，COUPE平臺技術演進在過去一段時間加速演進。

COUPE光子引擎平臺是ＡＩ資料中心架構進入光電融合互連的重要推手，下一階段，臺積電將戮力推進實現記憶體與Compute Fabric全光互連的新世代，以因應輝達Feynman GPU架構的落地，該架構核心將全面導入三．二Ｔ（每通道四○○Ｇ）的超高速互連與ＣＰＯ架構，Micro LED CPO亦將登場，融入臺積電COUPE製程內。

爲因應三．二Ｔ的全光互連實現到來，據瞭解，全球Micro LED相關供應鏈已經全面動起來，磨刀霍霍卡位新世代光通訊商機，在全球Micro LED技術開發處於前沿的富採光電董事長范進雍即直言，「會做光通訊，不是我們想做，是市場有這樣的需求，我們努力配合開發」，幾句話透露，Micro LED應用在光通訊即將是現實。

Micro LED因能耗僅爲1-2 pJ/bit（每位元皮焦耳），且具有10-10低位元錯誤率（BER），TrendForce研究認爲，Micro LED有望在垂直擴展（Scale-Up）的資料中心網路中，與AEC（主動式電纜）、VCSEL NPO（垂直共振腔面射型雷射近封裝光學）並列機櫃內（Intra-Rack）的三大短距高速傳輸方案。尤其在資料中心十公尺內短距離高速傳輸應用上，適合用於ＣＰＯ以及主動式光纜（AOC）高速互連，且相較於其他光通訊光源方案，Micro LED還具備高溫穩定性、長達三萬小時的壽命等多項優勢，可大幅降低資料中心傳輸用電量與散熱需求，當三．二T超高互連架構時代來臨，Micro LED將在ＡＩ資料中心高密度、高效率傳輸環境中發揮極高潛力及角色。

實現多通道極寬頻道傳輸

目前Nvidia已提出其矽光子ＣＰＯ規格目標，包括低能耗（< 1.5pJ/bit）、小型化（>0.5Tbps/mm2），以及高信賴性，即低於10 FIT（10 Failure in Time，十億小時低於一次的故障率）。在此背景下，Micro LED CPO技術展現獨特優勢，透過整合五○微米以下的晶片尺寸與CMOS驅動電路，達成僅1~2pJ/bit的能耗，可理想應用在Scale-Up的資料中心網路。

再者，與傳統雷射技術追求單通道速度提升到一○○Gbps不同，Micro LED的策略是在極小面積內塞入更多單元，如在一平方毫米的晶片中，放進八○○顆三五微米大小、每顆二Gbps頻寬的Micro LED，就可穩定提供一．六Tbps等級的高頻寬傳輸；或在同樣大小的晶片中，放進一六○○顆二五微米大小的Micro LED，就可在每平方毫米中取得三．二Tbps的極高頻寬傳輸，透過LED藍、綠光的並行排列，可以提升頻寬，並能透過多波長或多通道的空間分割，增加資料的吞吐量。

【本文未完，全文詳情及圖表請見《先探投資週刊》2407期；訂閱先探投資週刊電子版】